电子科学与技术培养方案2015硬件描述语言与系统仿真（2015）

1、基本信息

版本名称：2015

课程学分：2

课程性质：选修

课程类别：工程基础类课程、专业基础类课程与专业类课程

评价周期：1年

开课学期：3-1

先修课程：数字电子技术（54297）

选用教材：Verilog数字系统设计教程（第4版）， 夏宇闻. 北京航空航天大学出版社.2017年

课程负责人：刘宇清

主讲教师：朱安福

制定单位：

编写时间：

执笔人：刘宇清

审核人：

课内实践实验学分单列：

单列学分扣除：否

成绩关联规则：一对多

授课学时24学时；实践学时8学时

2、课程介绍

硬件描述语言与系统仿真（简称HDL）是本专业的基础必修课，本课程的目的是使学生学习和掌握硬件描述语言(VerilogHDL)的语法和运用，了解可编程逻辑器件的结构、初步掌握EDA开发系统软件的使用。

3、课程目标

编号

课程目标

达成期望值

1

熟悉PLD的硬件基本知识，了解当前流行的EDA软件，能够运用PLD硬件基本知识，合理选择所需EDA软件，硬件。

0.7

2

掌握硬件描述语言的基本语法和基本知识，能够完成简单的数字电路设计的程序编写与仿真测试程序的编写等任务。会运用VerilogHDL在QUARTUSII环境下对简单的组合和时序电路进行VerilogHDL建模、仿真，并对结果进行分析处理。

0.7

3

通过上机实验，具有实际操作能力，并具有排查错误的能力。

0.7

4、课程目标与毕业要求对应关系

4.1、课程目标与毕业要求对应关系

指标点

课程目标

课程内容

权重

3.3

1

熟悉PLD的硬件基本知识，了解当前流行的EDA软件，能够运用PLD硬件基本知识，合理选择所需EDA软件，硬件。

5.3

2

掌握硬件描述语言的基本语法和基本知识，能够完成简单的数字电路设计的程序编写与仿真测试程序的编写等任务。会运用VerilogHDL在QUARTUSII环境下对简单的组合和时序电路进行VerilogHDL建模、仿真，并对结果进行分析处理。

3

通过上机实验，具有实际操作能力，并具有排查错误的能力。

4.2、教学目标及达成途径

指标点

达成途径

评价依据

评价方法

3.3

5.3

5、在“解决复杂工程问题”能力培养中承担的任务

6、非“技术能力”培养及观测

7、立德树人培养中承担的任务

8、评学评教设计

9、教学内容及环节

采用OBE课堂教学设计

目标编号

课程目标内容

教学环节

教学内容

重点难点

课时

1

熟悉PLD的硬件基本知识，了解当前流行的EDA软件，能够运用PLD硬件基本知识，合理选择所需EDA软件，硬件。

熟悉PLD的硬件基本知识，了解当前流行的EDA软件，能够运用PLD硬件基本知识，合理选择所需EDA软件，硬件。

第一部分 绪论部分 （讲授2学时）
基本要求：了解集成电路设计技术的发展；了解CPLD/FPGA的发展历史和两者的区别，理解ASIC、SOPC等的含义。了解电子设计自动化的发展趋势。 第二部分 电子设计自动化设计流程及其工具（讲授2学时） 基本要求：了解自顶向下的设计流程：设计输入、仿真、综合、适配、下载等过程；初步认识设计输入、仿真、综合、适配、下载等过程的直观演示，
理解上述各概念的表述。 第三部分FPGA/CPLD 结构与应用（讲授2学时）
基本要求：理解基本的可编程逻辑器件原理；理解CPLD的结构与工作原理；理解FPGA的结构与工作原理；理解FPGA的结构中查找表逻辑结构工作原理、理解FPGA的编程与配置的概念和原理图；初步了解FPGA/CPLD产品情况；

1 了解CPLD/FPGA的发展历史和两者的区别。 2 了解自顶向下的设计流程：设计输入、仿真、综合、适配、下载等过程；初步认识设计输入、仿真、综合、适配、下载等过程的直观演示，
理解上述各概念的表述。 3 理解基本的可编程逻辑器件原理。

6

2

掌握硬件描述语言的基本语法和基本知识，能够完成简单的数字电路设计的程序编写与仿真测试程序的编写等任务。会运用VerilogHDL在QUARTUSII环境下对简单的组合和时序电路进行VerilogHDL建模、仿真，并对结果进行分析处理。

掌握硬件描述语言的基本语法和基本知识，能够完成简单的数字电路设计的程序编写与仿真测试程序的编写等任务。会运用VerilogHDL在QUARTUSII环境下对简单的组合和时序电路进行VerilogHDL建模、仿真，并对结果进行分析处理。

第四部分
VerilogHDL语法（讲授18学时） 基本要求：掌握
VerilogHDL基本语法，Verilog HDL程序的基本结构，常量、变量和运算符，线网类型和寄存器类型变量的区别和使用方法，模块的定义与调用，顺序块和并行块，条件语句，循环语句，阻塞赋值与非阻塞赋值，系统任务和系统函数，常用组合逻辑电路和时序电路的描述，数据流建模、结构化建模和行为建模，了解有限状态机设计方法。

基本要求：掌握
VerilogHDL基本语法，Verilog HDL程序的基本结构，常量、变量和运算符，线网类型和寄存器类型变量的区别和使用方法，模块的定义与调用，顺序块和并行块，条件语句，循环语句，阻塞赋值与非阻塞赋值，系统任务和系统函数，常用组合逻辑电路和时序电路的描述，数据流建模、结构化建模和行为建模，了解有限状态机设计方法。

18

3

通过上机实验，具有实际操作能力，并具有排查错误的能力。

通过上机实验，具有实际操作能力，并具有排查错误的能力

理解QuartusII的使用方法；掌握使用VerilogHDL在QuartusII中建模、仿真、综合、适配、下载的具体方法。练习编程和排查相关错误，提高对硬件描述语言语的认识。

理解QuartusII的使用方法；掌握使用VerilogHDL在QuartusII中建模、仿真、综合、适配、下载的具体方法。练习编程和排查相关错误，提高对硬件描述语言语的认识。

10、考核方案

10.1、成绩类别

平时成绩

实验成绩

普通生

50%

50%

10.2、考核设计

10.2.1、平时成绩

考核分制：100

10.2.2、实验成绩

考核分制：100

10.3、评分细则

10.3.1、平时成绩

10.3.2、实验成绩

11、教材和参考资料

教材：
Verilog数字系统设计教程（第4版）， 夏宇闻. 北京航空航天大学出版社.2017年 参考书： 1.EDA技术实用教程—Verilog_HDL版(第五版)，潘松,黄继业等，科学出版社.2013年